隨著半導體技術與需求不斷演進的封測產業

IC 封測屬於半導體制造後端制程, 為半導體產業鏈的重要一環. 從制造流程上看, IC 產業鏈分為 IC 設計→IC 制造→IC 封測. IC 封測為後端制程是產業鏈的必要環節, 業績好壞與半導體整體景氣程度高度相關. 大陸在設計與封測的產值已經追上台灣, 目前只有 "台積電" 的製造能抵抗紅潮.

半導體封裝是指將通過測試的晶圓按照產品型號及功能需求加工得到獨立芯片的過程, 具備電力傳送, 訊號傳送, 散熱功能以及電路保護四大功能. 測試是指檢測不良晶片並確保交付晶片的完好; 可分為兩階段, 一是進入封裝前的晶圓測試, 主要測試電性. 另一則為 IC 成品測試, 主要在測試 IC 功能, 電性與散熱是否正常.

封裝技術經歷了從導線架到 WB BGA (焊線正裝) 到 FC BGA (覆晶倒裝) 再到WLP (在晶圓上進行封裝) 的發展過程; 技術升級的趨勢是可以容納更多的 I/O數, 及封裝的厚度不斷縮小. WLP 又經歷了從 Fan-in (WLCSP) 向 Fan-out (FOWLP) 的演進, 隨著 "台積電" 制程的成熟與良率的提升及 "蘋果" 的採用, FOWLP 成為目前封測行業最受關注的新技術.

WLP 直接在晶圓上封裝不需要基板, "台積電" 在 "蘋果" 16 奈米 FinFET A10 處理器中, 使用 InFO 技術成功將應用處理器與 DRAM 整合在同一個封裝中, 相對傳統 POP 封裝可減少 0.6cm的厚度, FOWLP 市場潛力大但風險在於成本. "海思" 和 "高通" 找上封測代工龍頭 "日月光", 希望開發出更具成本優勢的 FOWLP 產品.

SiP 就是對不同晶片進行併排或堆疊的封裝方式, 將多個具有不同功能的主動元件, 被動元件, MEMS, 光學等元件組裝在一起, SiP 有效地突破了 SoC 在整合晶片途徑中的限制, 大大地降低了設計端和制造端成本, 也使得今後晶片整合擁有了客制化的靈活性.

FOWLP 所代表的向上整合趨勢, 模糊了晶圓制造和封測之間的界限, 使得晶圓制造與封測前後道制程出現交叉區域, 晶圓廠加大對封裝制程的布局. SiP 所代表的向下整合趨勢, 模糊了封測環節和模組廠商之間的界限, 封測廠商通過 SiP 技術, 將業務領域向下游大幅覆蓋至組裝及模組廠.

台灣的封測廠有 "日月光" (Turnkey/WLP/SiP), "矽品" (WLP), "力成" (記憶體), "京元" (測試), "南茂" (驅動 IC), "頎邦" (利基型/驅動 IC), "華東" (記憶體), "同欣" (陶瓷/CIS/PA), "欣銓" (測試/德儀), "矽格" (測試/RF), "菱生" (MEMS) 等.