一個 CoPoS (ing), 各自解讀?!

CoPoS (top-down): 1) Carrier (載具≠載板): 為製程中的臨時支撐, 在超薄中介層與 2nm 晶片加工時提供剛性支撐, Carrier的移除 (Debonding/解黏著) 是產能與良率的關鍵步驟, 移除方式根據載具材質的物理特性 (如透光性) 而有顯著差異. 2) Chip (晶片): GPU 等邏輯晶片與 HBM 記憶體堆疊, 正朝向 9.5 倍甚至 14 倍光罩尺寸發展. 3) Interposer (中介層): 晶片與基板間的緩衝, 線寬線距 (Line/Space) 小於 1μm 的極高密度線路互連. 4) Substrate (載板/基板): 整個封裝的永久地基, 負責結構支撐, 散熱與大電流供電, 並將訊號導引至 PCB 上.

Carrier 趨勢. 1) 2026–2027: 方形矽載具 (Square Silicon Carrier) 作為 CoPoS 試產線, 規格為 310×310 mm, 矽載具材質與上層晶片 100% 匹配, 能從根本上消除大面積封裝最頭痛的翹曲與晶片偏移問題, 不透光的矽表面能完美相容現有的半導體黃光對焦與計量設備, 因不透光導致無法使用傳統 UV 雷射剝離. 2) 2028 之後: 玻璃載具 (Glass Carrier) 隨著製程進入大規模量產 (HVM), 載具規格預計放大至 510×515 mm 或更高. 玻璃載具有全透光特性, 可支持雷射解黏 (UV Laser Debonding), 是提升海量生產吞吐量的唯一解方.

Chip 趨勢. 傳統 12 吋圓形晶圓在面對超大晶片時, 會因邊緣浪費導致利用率降至約 65%, 且受限於 12" 晶圓的尺寸與光罩極限 (Reticle Limit). 目前的 Blackwell 封裝技術 CoWoS-L, 晶片尺寸約為 3.3 倍光罩極限. 1) Rubin/Rubin Ultra (2026–2027): 封裝技術 CoPoS 小型試產線驗證階段, 晶片尺寸預計推升至 5.5 倍光罩極限. 2) Feynman (2028 下半年): CoPoS 正式大規模量產, 晶片尺寸突破 9.5 倍光罩極限. 3) 未來架構與長線遠景 (2030–2032): 全面走向玻璃化, 晶片尺寸可能進一步支持超過 14 倍光罩面積.

Interposer 趨勢. 1) 試產與量產初期 (2026–2028): 技術材質純有機 RDL 面板 (Panel RDL), 利用 PSPI 或 PBO 等液態高分子材料旋轉塗佈而成. 線寬線距 (L/S) 目標鎖定在 < 1μm, 以對接 2nm 晶片的極細腳距. 2) 技術完全體時代 (2030–2032): 維持純有機 RDL 中介層, 但最底層換成玻璃芯基板, 利用玻璃基板的高剛性能扛住 10 倍光罩以上大面積封裝的熱應力與翹曲. 3) 長線遠景 (2032 之後): 玻璃中介層, 需突破玻璃表面改質技術以增強金屬附著力, 且 TGV 孔徑需縮小至對準微凸塊的水平.

Substrate 趨勢. 1) 試產驗證期 (2026-2027): 傳統大尺寸有機 ABF 載板, 面板採用 310x310mm 方形尺寸, 主要為了相容現有 12" 半導體黃光設備, 此階段載板端以成熟穩定為首要考量. 2) 量產初期 (2028 下半年): 改良型有機 ABF 載板 (配合金屬加強框或結構補強), 面板放大至 510x515mm 正式量產規格. 3) 技術完全體時代 (2030-2032): 導入具備 TGV 的玻璃芯基板, 玻璃芯於中央提供高剛性, 上下兩面包覆 ABF 增層膜以生長細微線路, 當 AI 晶片封裝尺寸突破 10 倍光罩, 傳統有機載板將無法克服的翹曲與熱應力.

1) 試產驗證期 (2026-2027): 重點在於 310x310mm 方形載具的穩定性與 2nm 晶片樣片驗證, 矽載具打頭陣. 可能受惠有 環球晶(利用 18" 晶棒切割技術獨佔初期試產需求). 鈦昇 (tsmc 與 intel 的玻璃製程初期驗證). Canon (面板級步進式光刻機是方形 RDL 重布線層製程的關鍵設備). 2) 正式量產期 (2028-2029): 載具全面轉向玻璃以利雷射剝離, 玻璃芯基板開始小量進入 HVM. 可能受惠有 欣興 (與 intel 深度合作, 卡位 510x515mm 玻璃芯基板), 東捷 (提供玻璃載體雷射剝離設備給群創), 可能受害=南電, 景碩 (觀察 TGV 與黃光設備支出)...