CoPoS 如何挑戰光罩極限

光罩極限是半導體微影製程中, 光學鏡頭單次曝光所能覆蓋的最大物理區域. ASML 的 DUV/EUV 的標準單次曝光場景 (Exposure Field) 固定為 26 mm×33 mm, 總面積約為 858 mm², 此為 "1 倍光罩極限 (1x Reticle Size)". 光罩拼接 (Stitching): 當晶片或 Interposer 的面積超過 858 mm² 時, 曝光機必須像蓋印章一樣, 透過多次精確移動與對準, 將數個曝光區域的線路 "縫合" 起來.

CoP 解決 1) 利用率崩潰: 當晶片大到 10 倍光罩以上時, 圓形晶圓的利用率會跌破 50% (超過一半是廢料), 方形面板能將利用率拉回 90% 以上. 2) 突破物理邊界:  12" 晶圓無法容納對角線超過 150mm 的超大型封裝, 的方形大平台徹底解放了尺寸限制. 3) 微影優勢:  面板級曝光機具備較大的視場 (Big Stamp), 能將新世代所需的 10 次以上光罩拼接 (Stitching) 次數降至 2-3 次, 大幅降低累積對準誤差.

oS: 玻璃核心載板 (Glass Core Substrate) 取代傳統的有機載板. 1) 改善翹曲: 玻璃剛性極強且 CTE 與矽接近, 確保了 5.5 倍光罩以上的巨型晶片在加熱焊接時不會碎裂或層離. 2) 提升電性:  玻璃芯載板較薄, 可透過 TGV 縮短垂直導通路徑, 能讓供電更穩, 使 AI 晶片能超頻運作並容納更多電晶體. 3) 它是量產 9.5 倍光罩以上晶片的 Must-have (必需品), 沒有它, 晶片會因為應力或電力不穩而無法運作.

在 300mm (12") 晶圓的生產中, 成品晶片數與利用率會隨著晶片尺寸的放大而急劇下降. 1)  3.3x (Blackwell): 一片晶圓可切出 18 至 20 顆完整晶片, 利用率約 75%. 2) 5.5x (Rubin): 一片晶圓剛好可以塞進 12 顆 完整晶片, 利用率約 81%. 3) 9.5x (Feynman): 一片晶圓僅能切出 4 顆完整晶片, 利用率驟降至 50% 以下. 4) 14x (尚未命名): 一片晶圓僅能切出 2 顆, 利用率跌至 34%. 

5.5x 光罩 (Rubin)=經濟極限, 面積利用率高達 80.8%, 由於 DPW 有 12 顆, 單一隨機缺陷僅導致 8.3% 的產能損失, 在商業上極具經濟價值. 10x 光罩 (Feynman)=物理牆, 利用率跌破 50%, 代表超過一半的昂貴晶圓材料變成廢料, 每片晶圓僅有 4 顆, 一個壞點即造成 25% 損失.14x 光罩 (Next Gen)=幾何死亡, 一片晶圓僅能勉強塞進 2 顆, 利用率慘跌至 34%, 在 10 次拼接以上, 良率趨近於零.

改用 "方形面板級顯影" 後: 1) 面板級曝光機 (Panel Stepper) 單次曝光的面積是晶圓曝光機的 4 到 5 倍以上, 同樣一顆大型晶片, 在圓形晶圓上要拼 11 次, 但在方形面板上, 可能只需要拼接 2~3 次就能搞定, 拼接次數變少, 累積的對準誤差自然就直接不見了.  2) 面板級封裝的導線線寬通常在 2~5 微米左右. 3) 幾何形狀的物理限制被徹底打破, 方形面板的對角線極大, 可以容納更多的大型晶片.

如果 Nvidia 為了 HBM4 的高密度需求, 決定在 CoPoS 的有機中介層上全面採用 ASML, 面板產線配合製程重點有: 1)  Glass Carrier 支撐: 確保在曝光時面板維持絕對平整, 不翹曲. 2) 步進式拼接: 最大化面板的幾何利用率. 3) 晶粒貼合 (Die Bonding): 線路由 ASML 拼接長好後, 直接在最上層精準貼上切好的 GPU 晶粒與 HBM4 記憶體. 4) Laser De-bonding: 晶片全部固定並封裝定型後, 用雷射將方形 Carrier 剝離撕掉.