Chiplet 崛起將帶動半導體測試需求

 2015年 Marvell 創始人周秀文博士曾提出 Mochi (Modular Chip) 架構的概念. Chiplet 是 SIP 的一種, 是不同功能裸片 (Die) 的拼搭, 並在內部互相連接. SoC 在設計階段, 將不同的模塊, IP 設計到1顆 Die中, 晶圓制造完成後直接封裝; Chiplet 則是將不同的模塊, 制造成不同的 Die, 最後再封裝到一起.

SoC 所有模塊都在同一晶圓上, 採用同一種工藝制造, 但其中部分模塊不一定要用先進工藝. Chiplet 則可以對不同模塊採用不同工藝制造, 可最大化晶片的性能, 提高良率和節省成本. Chiplet 還可將不同材質的模塊集成到一起,  不同模塊可以分別堆叠, 提高晶片更新速度.

在工藝進步受限的情況下, 將一顆大晶片, 分為若干個小模塊, 分別在不同晶圓制造, 再採用 Chiplet 封裝到一起, 可更好地管理良率. 缺點: 晶片發熱與面積較大. 即使工藝不受限, 利用Chiplet 將一顆大晶片, 分為不同小模塊做, 也能在一定程度上提高良率.

在制造端小晶片的良率幾乎是大型單片晶片的兩倍, 從而節省了 約100 美元的晶圓制造成本, 但小晶片需要更昂貴的封裝和測試成本. 封裝完成後, 測算得小晶片降低了約 13% 的總成本. 制程越先進, 集成度越高, 單一大晶片面積越大, 則採用 Chiplet 後越省成本.

測試機主要用於完成對晶片的功能測試, 測試機向晶片發出信號, 晶片給予測試機反饋信號, 測試機以此來判斷晶片的功能是否良好; 所用到的設備包括測試機 (設計驗證/晶圓測試/終測等階段), 探針台 (晶圓測試階段) 和分選機 (終測階段).

晶圓測試階段 (CP測試): 測試晶圓, 壞的晶片不封裝, 節省封裝成本, 設備為測試機+探針台.  對於部分簡單, 成熟晶片, 如部分類比晶片, 小的記憶體模組, 因良率較高, 封裝成本較低, 晶圓測試階段不測, 抽測或只測部分項目,  對於複雜晶片, 因封裝成本較高, 晶圓測試通常是全測.

終測階段 (FT測試): 測試晶片, 壞的晶片不發貨, 提高良率, 設備為測試機+分選機.終測階段關乎出貨的晶片的良率, 因此無論是簡單晶片還是複雜晶片, 都是全測. 在產品量產初期, FT遠遠比 CP重要. 等產品逐漸上量以後, 可以再根據 FT 的實際情況, 制定和開發 CP 測試. 

將複雜 SoC 晶片設計改為 Chiplet設計, 由於封裝成本較高, 且終端要求較高, 晶圓 (CP) 測試和終測 (FT) 也均全測.  Chiplet 為節省測試成本或提高測試效率, 在 CP 測試階段, 其中部分類比, 簡單的 Memory 或簡單的數位模塊, 可能導入簡單測試機, 從而增加對部分小模塊的測試機需求.

概念股有 "精測" (發表全新 3D IC測試專用 MEMS探針卡, 搶攻晶片異質整合測試商機),  "穎崴" (看好系統級測試需求及測試時間都會比原本呈現倍數成長, 帶動測試治具需求), "閎康" (國內最大的材料分析實驗室, 異質整合檢測訂單持續湧入) 等.