先進封裝關鍵技術看鍵合 (bonding)

先進封裝內涵豐富, 相對傳統封裝, 新增的底層工藝包括 Bump (凸塊), RDL (再布線層), Wafer (晶圓), TSV (矽通孔) 四要素. 傳統封裝的電路連接主要依賴引線框架, 先進封裝的電路連接則主要通過凸塊. 先進封裝內涵豐富, 但本質為提升 I/O 密度, 進而提高晶片性能.

 
鍵合是先進封裝的一大關鍵技術, 奠定多晶片穩定連接之基. 多個晶圓/晶片形成垂直堆疊, 晶圓/晶片之間的連接固定即為鍵合過程. 鍵合工藝是通過化學和物理作用將兩塊已拋光的晶圓緊密地結合起來, 進而提升器件性能和功能, 降低系統功耗, 尺寸與制造成本.

3D 封裝的應用場景主要在 3D 存儲和 3D SoC, 前者通過 TSV+微焊球 (micro bumps)/混合鍵合可以制造 HBM, 一般通過晶圓-晶圓 (Wafer to Wafer/W2W) 之間的混合鍵合可以制造 3D NAND; 後者通過裸晶片-晶圓 (Die to Wafer/D2W) 與 W2W 之間的混合鍵合進行連接.

熱壓鍵合 (TCB): 高精度+低翹曲, 應用於多種封裝場景. 當制程升級到 14nm 工藝後, 基板和晶片的厚度都將成倍下降, 熱應力下的翹曲效應使得凸點橋接 (Solder Bump Bridge) 失效異常嚴重. 熱壓鍵合憑藉更好的貼放精度和極快的加熱降溫能力, 廣泛用於各種先進封裝場景.

混合鍵合 (Hybrid Bonding/HB): 下一代高密度互連首選. 混合鍵合屬於銅-銅直接鍵合, 不需要中間材料, 是目前高端 3D 封裝主要使用的方式. 簡單來說, 其鍵合過程包括晶片/晶圓表面 CMP, 等離子體表面激活, 常溫下對準鍵合以及低溫退火幾大步驟.

W2W (Wafer-to-Wafer), 晶圓到晶圓鍵合工藝, 將兩個晶圓直接鍵合到一起, 該工藝有更高的對準精度, 吞吐量和鍵合良率, W2W 適合用於良率更高的晶圓當中, 當前已經成熟應用於 CIS 和 3D Nand 領域. D2W (Die-to-Wafer), 晶粒到晶圓鍵合工藝, 將單個晶粒與晶圓進行鍵合; 優點在於可以實現更為靈活的先進封裝, 缺點在於對準和清潔度控制上更難, 導致良率更低.

Hybrid Bonding (混合鍵合), 是繼引線鍵合, 倒裝鍵合, TCB 鍵合, 扇出式封裝後最新一代的鍵合方式. 指的是同時鍵合金屬電極 (如銅電極) 和無機絕緣層的方法. 由於銅對銅, 絕緣層對絕緣層貼合鍵合, 所以在晶圓間或晶片間沒有空隙, 不需要用環氧樹脂進行填充.

HBM 的制備分為 DRAM 顆粒的制備以及多個 DRAM 顆粒之間的垂直堆疊兩大步驟. 記憶體原廠在制備 HBM 所需的 DRAM 顆粒之前, 會先對裸矽片表面進行 TSV, 這被稱之為先通孔工藝過程. 前道晶體管制備完成後, 在 TSV 通孔上方電鍍出銅柱並植上焊球, 採用臨時鍵合將其保護起來.

HBM 的多層堆疊結構帶動臨時鍵合, 混合鍵合等需求.  臨時鍵合需求: 在 Chiplet 技術中, 為了縮小晶片體積, 提高晶片散熱性能和傳導效率等, 晶圓減薄工藝會被大量應用, 為了不損傷減薄中以及減薄後晶圓, 需要將晶圓片與玻璃基板臨時鍵合並在完成後續工藝後最終解鍵合.

在任何有關混合鍵合的討論中, 都會提到顆粒. 這是因為顆粒是混合鍵結中良率的敵人, 由於混合鍵合涉及將兩個非常光滑且平坦的表面齊平地鍵合在一起, 因此鍵合界面對任何顆粒的存在都非常敏感. 高度僅 1 微米的顆粒會導致直徑 10 毫米的黏合空隙 從而導致黏合缺陷.

定期進行晶圓清洗可以去除污染物, 然而, 清潔是不完美的, 並且不能一次性去除 100% 的污染物, 因此最好先避免污染物. 混合鍵結所需的無塵室比其他形式的先進封裝所需的無塵室先進得多, 混合鍵合一般需要1級/ISO 3級或更好的無塵室和設備.

混合黏合層的表面光滑度也極為關鍵.  HB 介面同樣對任何類型的形貌都敏感, 這會產生空洞和無效的黏合. 一般認為電介質的表面粗糙度閾值是 0.5nm, 銅焊盤的表面粗糙度閾值是 1nm. 為了實現這種平滑度, 需要執行化學機械平坦化 (CMP), 這對於混合鍵合來說是非常關鍵的製程.

2.5D/3D 封裝包含深矽刻蝕, 光刻, CMP, 鍵合, 金屬化, 絕緣層鈍化,夾取, 劃片, 測試等 9 大工藝環節. 目前海外已有完整的供應鏈, 實現全流程覆蓋.  國產與領先廠商仍有段差距,  可以注意無塵室工程相關如 漢唐(系統整合),  亞翔(統包工程),  帆宣(設備代理/自動化/廠務工程及客製化製造),  聖暉 (無塵室工程),  千附 (精密零組件/廠務+水資源工程),  漢科 (管路工程為主),  洋基工程(統包工程) 等.