CoWoP 是山寨 CoWoS 還是平替?!

IC 載板本質是一類特殊 PCB, 其技術特性遠超普通 PCB, 作為連接晶片和 PCB 的橋梁, 彌補布線密度差距. 隨著 PCB 性能持續升級, 和 IC 載板的界限越來越模糊. 傳統 CoWoS 工藝中, 先將晶片封裝在 ABF 載板上, 載板再搭載到 PCB 上實現信號互聯. 而通過 mSAP 工藝, 將 PCB 載板化, 並採用 CoWoP 封裝, 使得晶片可以直接貼裝在 PCB, 實現跳過 IC 載板直連 PCB.

CoWoP = CoWoS - 封裝基板. 這個看似簡單的 "減法", 在技術上是巨大的飛躍. 這意味著主板 (PCB) 本身必須具備過去由封裝載板提供的一部分高精度布線能力. 對於把性能瓶瓶頸從晶片工藝移到封裝/系統級互連; 更高級的 PCB 將可能帶來巨大的轉變; 成本可能從封裝轉移到 PCB,  將競爭從 "晶片維度" 提升到 "系統維度", 用系統工程的複雜性構建新的護城河.

CoWoP 技術的普及將對封測行業的價值鏈產生深層次的結構性變化, 傳統載板需求萎縮. CoWoP 的核心創新在於省去有機封裝基板 (如 ABF/BT 載板), 將晶片通過矽中介層直接集成到 PCB上, 將導致傳統封裝載板廠商 (如欣興, 新光電氣) 的訂單被 PCB 廠商分流. CoWoP 要求晶片設計, 封測, PCB 三方聯合仿真 (如信號完整性, 散熱方案), 推動異業聯盟形成.

在成本方面, 傳統 CoWoS 中 ABF 載板成本占 20%, 省去有機載板後, 單顆封裝成本能降 30%-50%, 生產周期也縮短一半; 性能上, 晶片到 PCB 的信號路徑更短, 延遲降低 15% 左右, 帶寬能提升到 1.2TB/s, 散熱效率也因材料升級而提高. 它的應用場景也會更廣泛, 只要需要高性能又想控制成本的設備, 都可能用上它, 尤其適合消費電子和中高端 AI 領域.

CoWoP 技術需將裸晶片 (Die) 通過微凸點 (Microbump) 倒裝到矽中介層 (Wafer), 再將整個組件鍵合到 PCB上. 這一過程依賴錫基焊料 (如錫銀銅合金) 實現電氣連接, 因其熔點低 (231.9℃), 延展性好, 導電性強, 能精準完成微米級焊點 (線寬/線距達30µm) 的焊接. 錫焊料在微凸點中形成可靠的機械與電信號通路, 保障晶片與基板間高速數據傳輸.

PCB 需通過 HDI/MSAP 工藝形成 30 μm級 RDL 線路, 需高填充率保證線路平整度 (表面粗糙度Ra＜0.1 μm). 中介層與 PCB 直接鍵合需無空隙填充 (Void-free), 矽微粉用量提高 2倍以上. 對矽微粉細度要求升級, 防止堵塞微凸點通道. Denka 獨家供應 CoWoP 用 0.2 μm矽微粉 (GB200供應鏈), 表面等離子體改性技術, 使矽微粉與環氧樹脂結合力提升 50%.

CoWoP 是一個非常激進的路線, 輝達的上一代技術已經經常涉及到產能, 良率的問題, 這次的技術路線可能會把這個問題帶到另外一個高度. 最終目標是降低總擁有成本 (TCO), 包括物料成本, 功耗成本和散熱成本. 雖然某些環節的直接費用消失了, 但新的成本和風險會在其他環節出現, 賭注是, 總體算下來, CoWoP 的方案在性能和成本上依然勝出.

TrendForce 認為 CoWoP 仍處於非常早期的階段, 不確定. Infotimes 援引 PCB 製造商的話指出, 隨著載板技術已經成熟且具有成本效益, 客戶認為沒有理由進行轉換. Wallstreetcn 也指出, 實際成本不會消失, 它們只是轉移. 大摩認為輝達的 Rubin Ultra 不太可能採用 CoWoP 技術, 關鍵原因是 Rubin Ultra 將需要比其前身更大的 ABF 載板面積和更多的層數.