CPO: AIDC 橫向與縱向擴展的最優解

CPO 實際部署的產品到 2025 年才問世. 可插拔收發器 (Pluggable Transceivers) 因成本效益, 部署成熟度及標準互通性, 目前仍是主要的方式. 然而 AI 網路頻寬, 互連速度, 傳輸範圍, 密度與可靠性的需求很快將超越收發器所能提供的極限, CPO 將為 Scale-out (橫向擴展) 網路帶來一些效益與更多選擇, 對於 Scale-up (縱向擴展) 網路也至關重要.

1) 目前 NVLink 每顆 GPU 達 7.2Tbit/s 頻寬, Rubin 世代很快將達到每顆 GPU 14.4Tbit/s. Nvidia 透過雙向 SerDes (bi-directional SerDes) 實現銅纜單通道頻寬翻倍, 這是一個極具挑戰性擴展方向. 2) 銅纜鏈路的傳輸距離限制在最多 2 公尺, 這意味著 Scale-up 的大小被限制在最多一到兩個機櫃. CPO 可以提供更好的頻寬密度, 額外的頻寬擴展途徑, 支援更大規模的 Scale-up.

收發器的插槽 (cage) 通常距 XPU/交換器 ASIC 約 15-30cm, 訊號須先使用長距離 (LR) SerDes 在此距離內以電訊號傳輸, 在轉換為光訊號之前, 由收發器內部的 DSP 對電訊號進行恢復與調節. 使用 CPO 後, 光學引擎 (Optical Engines) 改為放置在 XPU 或交換器 ASIC 旁邊, 省去 DSP, 並能使用較低功耗的 SerDes. 與傳統收發器相比, 可以減少超過 50% 的傳輸能量需求.

Nvidia Q3450 CPO 交換器使用的光學引擎搭配外部雷射光源, 估計每 800G 頻寬功耗約 4-5W, 與 800G DSP 收發器的 16-17W 相比, 功耗降低了 73%. Meta 在 ECOC 2025 發表的數據也佐證了這一點: Broadcom Bailly 51.2T CPO 交換器內的功耗為每 800G 頻寬 5.4W, 與可插拔收發器的 15W 相比, 節省了 65% 的功耗. 高的埠數可能讓客戶將網路從三層扁平化為兩層.

專業領域縮寫鎖定: 1) ELS (External Light Source): 外部光源, CPO 為避免散熱影響雷射壽命, 通常將雷射移至外部. 2) FAU (Fiber Attach Unit): 光纖陣列單元, 是連結光纖與矽光子晶片的關鍵封裝技術, 目的是以低插入損耗將矽透鏡的光耦合到光纖中, 隨著輸入輸出數量增加, 製造難度也會增加. 3) SerDes (Serializer/Deserializer): 串列器/解串列器, 負責電訊號的高速傳輸.

光學引擎同時包含光學與電氣元件, 光電探測器和調變器是裝在 PIC (光子積體電路) 中的光學元件. 驅動器與跨阻放大器是包含在 EIC (電積體電路) 中的電氣電路. PIC 與 EIC 必須整合, OE 才能正常運作, 有多種封裝方法可實現 PIC/EIC 整合. 異質整合正成為主流方法, 涉及使用  SiPho 製程製造 PIC, 並與 CMOS 晶圓的 EIC 透過先進封裝整合.

台積電的 COUPE (Compact Universal Photonic Engine) 封裝技術正脫穎而出, 成為首選的整合方案. COUPE 採用 SoIC 技術, 將 EIC 與 PIC 進行異質整合, 能夠提供極低的寄生電容與極高的互連密度. Broadcom 在未來路線圖採用 COUPE, 儘管其現有的 OE 世代已與其他供應鏈夥伴合作. Ayar Labs 先前依賴 Global Foundries 的平台製作單體光學引擎, 也將 COUPE 納入其路線圖.

CPO 關鍵組件供應商可分類成: 1) 雷射光源與模組 (Laser Sources & ELS Modules), 目前 EML 面臨嚴重的供應短缺. 2) 光纖陣列單元與組裝 (FAU & Assembly), 負責將光纖精確耦合至矽光晶片, 這是製造過程中最困難的自動化步驟之一. 3) 封裝與測試 (Packaging & Testing), 光電測試 (E/O Testing). 4) 連接組件 (Connectors & Fibers). 5) Shuffle Box (光纖交叉結構).

參考網址: https://substack.com/home/post/p-178153689